This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 4-317357 (A)

(43) 9.11.1992 (19) JP

(21) Appl. No. 3-84854


(22) 17.4.1991

(71) FUJITSU LTD (72) MASAO KANAZAWA

(51) Int. Cl⁵. H01L21/90.H01L21/28,H01L21/302

PURPOSE: With regard to the manufacture of a contact hole in a shallow impurity doped region, to form a contact hole by processing a dielectric oxide film using the anisotropic ion etching technique without damaging the surface of a silicon substrate.

CONSTITUTION: A contact hole 12 extended to a silicon substrate 1 is formed by processing a dielectric oxide film 10 deposited on the substrate 1 using the anisotropic ion etching technique. A stopper layer 11, which is greater than the oxide film in the etching ratio, is sandwiched between the surface of the substrate 1 and the electric oxide film 10. Holes to be used for contact holes 12 are formed, at one end thereof stopped with the stopper layer 11, on the dielectric oxide film, 10 by the anisotropic etching, and the stopper layer 11 is then removed by the isotropic etching, thereby completing the contact holes 12. Here, the stopper layer 11 is constituted of an oxide film 3 deposited on the substrate 1 and a polysilicon film 7A laid over the oxide film 3.



r, i: drain region, 5: sourc polysilicon film, 8,9: resist, 2: separator. 5: source region, 6: gate : resist, 13: wiring, 12A: contact-hole pattern

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 4-317358 (A)

(43) 9.11.1992 (19) JP

(21) Appl. No. 3-110924 (22) 16.4.1991


(71) SONY CORP (72) HIDEAKI KURODA

(51) Int. Cls. H01L21/90,H01L21/302,H01L27/108

PURPOSE: To effect the self alignment of contact holes and fine patterning of

an upper layer wiring at the same time.

CONSTITUTION: An SiO film 17 and a BPSG film 31 are deposited, in order, one over the other as an interlayer dielectric film, and fluoride ions 35 are implanted solely into the contact hole part of the BPSG film 31. This ion implantation renders the portion of the BPSG film 31, where the ions are implanted, less fluid. When the substrate is subjected to heat processing, stepped portions of the deposited film, except the part for a contact hole, are planarized. Accordingly, a contact hole can be formed in a self-aligned manner at the contact bart by the reactive ion etching (RIE) over the entirety of the substrate.



(54) PACKAGE FOR IC

(11) 4-317359 (A) (43) 9.11.1992 (19) JP


(21) Appl. No. 3-83942 (22) 16.4.1991

(71) NGK SPARK PLUG CO LTD (72) YUKIHIRO KIMURA(2)

(51) Int. CP. H01L23/12,H01L23/14

PURPOSE: To realize high density conductor columns and the reduction of crosstalk by surrounding a conductor column, in a dielectric substrate, with a metallization layer with a dielectric layer sandwiched therebetween.

CONSTITUTION: An IC package 1 is provided with a dielectric substrate 2 in the form of a thin laminate and a plurality of conductor columns 3 which pass through the substrate 2. The inner wall of the part of a hole 2a, through which the conductor column 3 of the substrate 2 passes, is coated with a metallization layer 6. The inner surface of this metallization layer 6 is covered with a dielectric layer 11 for electrically isolating the conductor column 3 from the metallization layer 6. With this arrangement, the conductor column 3 is completely and electrically shielded by means of the metallization layer 6 for grounding purposes, and the characteristic impedance of the conductor columns 3 can be matched, as a result reflected noises of a signal are reduced, and the IC package I which is superior in signal transfer characteristics is obtained. The electrical shielding of the conductor column 3 can be ensured even when the each of the conductor columns 3 is reduced, thereby leading to the conductor



(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-317358

(43)公開日 平成4年(1992)11月9日

(51) Int.CI.5

磁別記号 庁内整理番号

H01L 21/90

K 7353-4M

技術表示箇所

21/302

L 7353-4M

27/108

8728-4M

H01L 27/10

FΙ

325 C

密査請求 未請求 請求項の数4(全 6 頁)

(21)出願番号

特願平3-110924

(71)出額人 000002185

ソニー株式会社

(22)出頤日

平成3年(1991)4月16日

東京都品川区北品川6丁目7番35号

(72) 発明者 黒田 英明

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 土屋 膀

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】自己整合コンタクトと上層配線の微細加工との 両方を同時に可能にする。

【構成】層間絶駄漠としてS1Oz 膜17とBPSG膜 31とを順次に堆積させ、BPSG膜31のうちでコン タクト部の部分にのみフッ素35をイオン注入する。こ の結果、フッ素35をイオン注人された部分のBPSG 膜31の流動性が低下し、その後に熱処理を行うと、コ ンタクト部以外の部分の段差部のみが平坦化される。 従 って、その後の全面RIEによって、コンタクト部では コンタクト孔を自己整合的に形成することができる。



【特許請求の範囲】

【請求項1】 バターニングされた配線の上層に、少なく とも低敵点ガラス膜を含む層間絶縁膜を形成する工程 と、コンタクト部における前記層間絶縁後にのみ耐熱処 理を施す工程と、前記耐熱処理後の前記層間絶縁膜に熱 処理を加える工程と、前記熱処理後の前記層間絶縁膜の 全面をエッチバックして、前記コンタクト部で前記配線 の傾部にのみ前記層間絶縁膜を残す工程とを有する半導 仏徒器の勧告方法。

ス膜にフッ素を導入することによって前記耐熱処理を施 す請求項1記載の半導体装置の製造方法。

【請求項3】前記コンタクト部における前記低融点ガラ ス膜上に非旋動性膜を形成することによって前記耐熱処 理を施す請求項1記載の半導体装置の製造方法。

【請求項4】前記コンタクト部における前記低融点ガラ ス膜を除去することによって前記耐熱処理を施す請求項 1 記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、自己整合コンタクト構 造の半導体装置の製造方法に関するものである。

[0002]

【従来の技術】図16は、本発明の一従来例による製造 過程にある積み上げキャパシタ型DRAMを示してい る。DRAMのメモリセルはトランジスタ11とキャバ シタ12とで構成されており、積み上げキャパシタ型D RAMでは、トランジスタ11の一方のソース・ドレイ ン拡散層13aとキャパシタ12の記憶ノードである多 結晶SI膜14とが、コンタクト孔15aを介してコン 30 タクトしている。

【0003】この様なDRAMでは、トランジスタ11 のゲート配線つまりワード線であるポリサイド膜 16の 例部にSIOz 膜17から成る倒壁を形成すると同時に コンタクト孔15aを自己整合的に形成するという自己 整合コンタクト構造によって、メモリセル面積の縮小が 図られている。

[0001]

【発明が解決しようとする課題】ところが、自己整合コ 4との間の層間耐圧を確保するために、オフセット用の S1〇、膜21をポリサイド膜16上に設ける必要があ

【0005】このため、多結晶51膜14の下地の段差 が大きく、異方性エッチングのみで多結晶51膜14を パターニングしようとすると、エッチング残りである所 間ストリンガ14aがポリサイド膜16間の段差部に生 じ易い。この結果、このストリンガ14aを介して、隣 接メモリセルの多結晶SI膜14同士が短絡するおそれ がある。

【0006】一方、ストリンガ14aを除去するために 多結晶Si膜14を等方性エッチングすると、レジスト 22の下にアンダカット部14bが生じる。しかも、メ モリセル容量を大きくするために多結晶51膜14の膜 厚を厚くするほど、アンダカット部14bは大きくな る。従って、多結品SI膜14の膜厚を厚くしても、メ モリセル容量を増加させることは難しい。

2

【0007】また、ポリサイド膜16間の段差部を平坦 化するために、BPSG膜等の低融点ガラス膜(図示せ 【請求項2】前記コンタクト部における前記低融点ガラ 10 ず)をSIO、膜17の代わりに用いてこの低融点ガラ ス膜をフローさせると、ソース・ドレイン拡散層13a 上で低融点ガラス膜の膜厚が厚くなって、コンタクト孔 15aを自己整合的に形成することができなくなる。

> 【0008】つまり、上述の様な一従来例では、自己整 合コンタクトと上層配線の微細加工との両立が難しい。 従って、この一従来例で例えばDRAMを製造しても、 小さなメモリセル面積で大きなメモリセル容量を確保す ることが難しく、結果的に高集積化が難しい。

【課題を解決するための手段】本発明による半導体装置 20 の製造方法は、パターニングされた配線16の上層に、 少なくとも低触点ガラス膜31を含む層間絶縁膜31、 17を形成する工程と、コンタクト部における前記層間 絶縁膜31、17にのみ耐熱処理を施す工程と、前記耐 熱処理後の前記層間絶縁膜31、17に熱処理を加える 工程と、前記熱処理後の前記層間絶縁膜31、17の全 面をエッチパックして、前記コンタクト部で前記配線1 6の側部にのみ前記層間絶縁膜17を残す工程とを有し ている。

[0010]

【作用】本発明による半導体装置の製造方法では、層間 絶縁膜31、17のうちでコンタクト部の部分にのみ耐 熱処理を施しているので、この耐熱処理後の熱処理によ って、コンタクト部以外では層間絶椽膜31、17のう ちの低融点ガラス膜31をフローさせ、コンタクト部の 層間絶縁膜31、17はフローさせない様にすることが できる。

【0011】従って、コンタクト部以外では段差部を平 坦化することができると同時に、熱処理後の層間絶縁膜 ンタクト構造では、ポリサイト膜16と多結晶Si膜1 40 31、17の全面をエッチパックして、コンタクト部で 配線16の側部にのみ層間絶縁膜17を残して、コンタ クトA.15aを自己整合的に形成することができる。

 $\{0.0121$

【実施例】以下、積み上げキャパシタ型DRAMの製造 に商用した本発明の第1~第3実施例を、図1~15を 参照しながら説明する。

[0013] 図1~6が、第1実施例を示している。こ の第1実施例では、図1に示す様に、SI基板23の素 子分離領域にLOCOS法によってSIOz膜24を形 50 成し、活性領域25の表面にゲート強化膜であるSiO

. 膜26を形成する。そして、CVD法によって、ポリ サイド膜16とオフセット用のSIO: 膜21とを順次 に全面に堆積させる。なお、ポリサイド膜16の代りに 単層の多結晶S 1膜を用いてもよい。

【0014】その後、レジスト(図示せず)をマスクに して、SIO: 膜21とポリサイド膜16とを同時にパ ターニングしてワード線を形成し、このワード線とSi O. 膜21とをマスクにして、ソース・ドレイン拡散層 を形成するためのN型の不無物27を活性領域25にイ オン注入する。

【0015】そして、CVD法によって、数千Aの膜厚 のSIO 膜17と数百~数千人の膜厚のBPSG膜3 1とを順次に全面に休積させる。なお、原料ガスを途中 で変更することによって、SIO: 膜17とBPSG膜 31とを連続的に堆積させてもよい。また、BPSG膜 31の代わりにASSG膜等の他の低融点ガラス膜を用 いてもよい。更に、SIO、膜17は必ずしも必要では なく、BPSG膜31のみでもよい。

【0016】次に、図2及び図6に示す様に、レジスト 憶ノードをコンタクトさせるソース・ドレイン拡散層 1 3 a上でレジスト32が閉口し、且つ領域33、34で レジスト32が残る様にする。

【0017】領域33、34は、ポリサイド膜16等に よって段差部が形成されているのにも拘らず、記憶ノー ドのパターニング時に多結晶S1膜14のエッチング残 りを生じさせない様に平坦化が必要な領域である。

【0018】その後、レジスト32をマスクにして、フ ッ素35をBPSC膜31中に101cm-1以上のドー ズ量にイオン注入する。この結果、フッ素35がイオン 30 AMを完成させる。 注入された部分では、BPSG膜31の流動性が低下す

【0019】次に、レジスト32を剥離した後、N: 努 囲気中で850℃以上の温度の熱処理を加える。する と、図3に示す様に、フッ素35がイオン注入された部 分を除いて、BPSG膜31がフローしてポリサイド膜 16間の段差部が平坦化される。なお、括性領域25に イオン注入された不純物27も熱処理を受けて、活性領 域25にソース・ドレイン拡散層13a、13hが形成 される。

【0020】次に、BPSG膜31及びSIO: 膜17 の全面を異方的にRIEすることによって、図4に示す 様に、BPSG膜31のフローによる平坦化が行われな かったソース・ドレイン拡散層13a上ではポリサイド 膜16及びSIO: 膜21の側部にのみSIO: 膜17 等から成る側壁を形成する。

【0021】従って、この時、ソース・ドレイン拡散層 13 aの表面が露出して、コンタクト孔15 aが自己整 合的に形成される。しかし、BPSG膜31のフローに よる平坦化が行われた領域では、コンタクト孔15aか 50 ソース・ドレイン拡散層13aを覆うパターンにレジス

形成された時点でも平坦なままである。

【0022】その後、PSG膜とSIN膜との2層膜で ある層間治録膜36をCVD法によって堆積させ、レジ・ スト(図示せず)をマスクにして層間絶縁膜36のうち でコンタクト孔15a上の部分にのみコンタクト孔37 を開孔すると、記憶ノード用のコンタクト孔15 gのみ、 が再び自己螯合的に形成される。

【0023】なお、層間絶録膜36を用いたのは、ソー ス・ドレイン拡散層13a上以外の部分の層間絶縁膜の 10 膜厚を厚くする等のためである。従って、これらの必要 がなければ、層間絶់់់ 展別 6 は必ずしも必要ではない。

【0024】その後、この状態で、減圧CVD法によっ て多結晶S 1 膜 1 4 を記憶ノードとして必要な膜厚だけ 堆積させ、この多結晶SI膜14にN型の不純物を高濃 度にドープした役、多結晶Si膜14を配億ノードのパ ターンに加工する。

[0025] 次に、図5に示す様に、SIN膜とSIO 1 膜との2層膜であるキャバシタ絶縁膜41を多結晶S 1膜14の表面に形成し、多結晶S1膜42の堆積とこ 3 2 をパターニングする。このパターンは、一般に、記 20 の多結晶Si膜42への不純物のイオン注入とパターニ ングとによってブレート電極を形成する。

> 【0026】そして、BPSG膜等である層間絶縁膜4 3の堆積及びフローを行い、ソース・ドレイン拡散層1 3 bに達するピット線用のコンタクト孔15 bを層間絶 緑膜43等に関孔した後、ポリサイド膜44の堆積及び パターニングによってピット線を形成する。

> 【0027】そして更に、BPSG膜等である層間絶縁 膜45の堆積及びフローを行い、この層間絶縁膜45上 にA1配線46を形成して、積み上げキャパシタ型DR

> [0028] 以上の様な第1実施例によれば、記憶ノー ド用のコンタクト孔 1 5 a の自己整合的形成を損なうこ となく、領域33、34ではポリサイド膜16間の段差 部がBPSG膜31によって平坦化される。

【0029】このため、多結晶Si膜14の膜厚を厚く して且つこの多結晶SI膜14を異方性エッチングのみ でパターニングしても、多結晶51膜14のストリンガ を介して記憶ノード同士が短絡することがない。従っ て、小さなメモリセル面積で大きなメモリセル容量を確 40 保することができ、集積度の高いDRAMを製造するこ とができる。

【0030】図7~11は、第2実施例を示している。 この第2実施例でも、図7に示す様に、BPSG膜31 の堆積までは、上述の第1実施例と実質的に同様の工程 を生行する。

[0031] しかし、この第2実施例では、図8に示す 様に、その後、減圧CVD法によって、多結晶Si膜と Sl: N: 膜との2層膜である非液動性膜47をBPS G膜31の表面に形成する。そして、記憶ノードの様に

ト48を加工し、このレジスト48をマスクにして、S Fに等のガスを用いたエッチングによって、非流動性膜 47をパターニングする。

【0032】次に、レジスト48を剝離した後、N: 雰 囲気中で800~900℃程度の温度の熱処理を加え る。すると、図9に示す様に、非流動性膜47に覆われ ている部分を除いて、BPSG膜31がフローしてポリ サイド膜16間の段差部が平坦化される。

【0033】次に、非流動性膜47、BPSG膜31及 びSiO,膜17の全面を異方的にRIEすることによ 10 も、第1実施例と同様の効果を奏することができる。 って、図10に示す様に、BPSG膜31のフローによ る平坦化が行われなかったソース・ドレイン拡散層13 a上ではポリサイド膜16及びSIO: 膜21の側部に のみSIO, 膜17等から成る側壁を形成する。

【0034】従って、この時、ソース・ドレイン拡散層 13 aの表面が露出して、コンタクト孔15 aが自己整 合的に形成される。しかし、BPSG膜31のフローに よる平坦化が行われた領域では、コンタクト孔15 aが 形成された時点でも平坦なままである。

【0035】その後は、図11に示す様に、上述の第1 20 実施例と実質的に同様の工程を実行して、積み上げキャ パシタ型DRAMを完成させる。この様な第2実施例で も、第1実施例と同様の効果を奏することができる。

[0036] 図12~15は、第3実施例を示してい る。この第3実施例でも、図12に示す様なBPSG膜 31の堆積までと、図13に示す様なレジスト32のパ ターニングとは、既述の第1実施例と実質的に同様の工 程を実行する。

【0037】しかし、この第3実施例では、その後、レ ジスト32をマスクにしてBPSG膜31のみをエッチ 30 ングすることによって、ソース・ドレイン拡散層13a 上のBPSG膜31は除去し、その他の平坦化すべき領 域にはBPSG膜31を残す。

[0038] 次に、レジスト32を剥離した後、N2 雰 **囲気中で800~900℃程度の温度の熱処理を加え** る。すると、図14に示す様に、残っていたBPSG膜 31がフローして、レジスト32に覆われていた領域に おけるポリサイド膜16間の段差部が平坦化される。

【0039】次に、BPSG膜31及びSiOx 膜17 の全面を異方的にRIEすることによって、図14に示 40 16 す様に、BPSG膜31のフローによる平坦化が行われ なかったソース・ドレイン拡散層13a上ではポリサイ ド膜 1 6 及びS 1 O₂ 膜 2 1 の側部にのみ S 1 O₂ 膜 1.

7等から成る倒壁を形成する。

【0040】従って、この時、ソース・ドレイン拡散層 13 aの表面が露出して、コンタクト孔15 aが自己整一 合的に形成される。しかし、BPSG膜31のフローに よる平坦化が行われた領域では、コンタクト15aが形 成された時点でも平坦なままである。

ß

【0041】その後は、図15に示す様に、既述の第1 実施例と実質的に同様の工程を実行して、積み上げキャ パシタ型DRAMを完成させる。この様な第3実施例で

[0042]

【発明の効果】本発明による半導体装置の製造方法で は、コンタクト部ではコンタクト孔を自己整合的に形成 することができると同時に、コンタクト部以外では段差 部を平坦化することができるので、自己整合コンタクト と上層配線の微細加工との両方が同時に可能である。

【図面の簡単な説明】

【図1】本発明の第1実施例の一部を示しており、図6 のA-A線に沿う部分の側断面図である。

【図2】図1に続く工程を示す側断面図である。

【図3】図2に続く工程を示す側断面図である。

【図4】図3に焼く工程を示す側断面図である。

【図5】図4に続く工程を示す側断面図である。

【図6】第1実施例によって製造したDRAMの平面図 である.

【図7】本発明の第2実施例の一部を示す側断面図であ

【図8】図7に続く工程を示す側断面図である。

【図9】図8に続く工程を示す側断面図である。

【図10】図9に続く工程を示す側断面図である。

【図11】図10に続く工程を示す側断面図である。

【図12】 木発明の第3 実施例の一部を示す側断面図で ある。

【図13】図12に続く工程を示す側断面図である。

【図14】図13に続く工程を示す側断面図である。

【図15】図14に続く工程を示す側断面図である。


【図16】本発明の一従来例を示す側断面図である。 【符号の説明】


15a コンタクト孔


ポリサイド膜

17 SIOz 膜

BPSG膜 3 1









[図7]


(図8)


—305—







(図5)













(図3)







[図10]




(2311)




(図12)




[図13]



[図14]



[図15]



[13] [6]

